قطعه

اثرات مخرب

نوع SEE

ماسفت

افزایش بیش از حد جریان قطعه

SEL

ترانزیستور دو قطبی، ماسفت قدرت کانال N

سوزاندن قطعه

SEB

ماسفت قدرت

از هم گسیختگی عایق گیت

SEGR

۱-۳-۳ اثرات غیر یونشی
ذرات باردار تشعشعات کیهانی می­توانند انرژی خود را بوسیله برهم کنش­های غیر یونیزاسیون نیز از دست بدهند. بویژه بوسیله آسیب­های جابه جایی^[۲۲] یا آسیب توده­ای که اتم­ها از مکان اصلی خودشان جابه جا می­شوند. این واکنش­ها می ­تواند ویژگی­های الکتریکی، مکانیکی یا نوری مواد را دگرگون کند و یک مکانیزم آسیب مهم برای قطعات الکترواپتیکی است. اتلاف انرژی غیر یوانیزاسیون که می ­تواند با جذب بخشی از انرژی ذره باعث جابه جایی اتم­ها و در نتیجه آسیب به ساختار شبکه جامدات شود نیز، زیر مجموعه این دسته از اثرات است]۱۲[.

۱-۴ تست تشعشعات در FPGA ها
همانطور که در بخش ۱-۲ بیان شد استفاده از FPGA های مبتنی بر SRAM در کاربردهای فضایی، در حال حاضر بسیار ضروری است. نتایج حاصل از تست­های انجام شده بر روی FPGA های Virtex 4 از شرکت Xilinx نشان می­دهد که این قطعات در مقابل TID مصونیت مناسبی دارند. همچنین در مقابل SEL نیز تا حد بسیار خوبی مقاوم هستند. نتایج تست نشان می­دهد که احتمال وقوع SEFI در این قطعات بسیار پایین است و حتی در ماموریت­های مهم می­توان با تکنیک افزونگی دو ماژولی به قابلیت اطمینان بالایی در مقابل این خطا رسید، اما مشکل اصلی این قطعات در نرخ بالای SEU است]۱۶[. روش­هایی برای مقابله با این خطا در FPGA ها ارائه شده است که در فصل بعد به آنها خواهیم پرداخت، اما در این بخش به چگونگی تست SEU ، ارائه نتایج آن و تاثیر کوچک شدن طول کانال و پیشرفت تکنولوژی نیمه هادی در نرخ SEU پرداخته شده است. برای درک بهتر نتایج تست، در ابتدا لازم است یک معرفی کوتاهی از معماری FPGAهای Virtex4 ارائه شود.
۱-۴-۱ معماری Virtex 4
FPGA های مدل Virtex 4 شامل قسمت­ های اصلی زیر هستند:
۱- CLB ^[۲۳] ها، که توابع مورد نیاز برای مدارهای ترکیبی را مهیا می­ کنند.
۲- برش­های DSP ^[۲۴]، که توابع جمع کننده وضرب کننده مورد نیاز برای عملیات­ محاسباتی پردازش سیگنال را مهیا می­ کنند.
۳- بلوک های RAM تعبیه شده برای ذخیره کردن داده ­ها.
۴- بلوک­های DCM ^[۲۵] که ترکیبی از فرکانسهای مختلف را آماده می­ کنند.
۵- بلوکهای دو طرفه ورودی وخروجی.
یک نمای کلی از این معماری در شکل ۱-۷ آمده است.
شکل ۱-۷: نمای کلی از معماری Virtex ]20[.
سه خانواده Virtex 4 که نتایج تست برای آنها ارائه خواهد شد عبارتند از: LX ، که برای کاربردهای عمومی مدارهای دیجیتال از آنها استفاده می­ شود . SX، که در پردازش سیگنال بیشتر از آنها استفاده می­ شود و FX که شامل دو پردازنده PPC405 است. توصیف ساختار داخلی این خانواده­ها از نظر امکانات در جدول ۱-۴ ارائه شده است.
جدول ۱-۴: توصیف ساختار داخلی خانواده های مدل Virtex 4 ]16[.
۱-۴-۲ روش تست SEU
در ابتدا توسط تجهیزات شتاب دهنده ذرات، تعداد واژگونی­ها به ازای انرژی­های مختلف برای قسمت­ های مختلف در FPGA به دست می ­آید. این فرایند مطابق مراحل زیر انجام می­ شود:
۱- برنامه ریزی کردن و بررسی صحت اطلاعات برنامه ریزی شده.
۲- گرم کردن DUT ^[۲۶] تا ۱۲۰ درجه سانتی گراد.
۳- ذخیره کردن دمای اولیه ، ولتاژ و جریان.
۴- تابش اشعه بر DUT با حداقل Particle/cm² ۱۰^۷ .
۵- ذخیره کردن دما و توان DUT در زمان تشعشع.
۶- مقایسه بین الگوی اولیه بیتها (که در یک FPGA دیگر ذخیره شده است) و DUT که منجر به یافتن تعداد واژگونی­ها می­ شود. این مقایسه توسط یک FPGA سوم، به نام FPGA عملیاتی صورت می­گیرد]۱۶[.
همچنین باید توجه داشت که با افزایش بیش از حد شار ذرات تابیده شده، احتمال وقوع SEFI زیاد می­ شود، که این امر ممکن است موضوع تست را عوض کند.
در نهایت نتایج تست توسط منحنی weibull برازنده می­ شود تا محاسبه نرخ SEU به ازای مدارهای^[۲۷] مختلف راحت­تر شود. معادله این منحنی در رابطه ۱-۱ نشان داده شده است]۱۶[.
(۱-۱)
در شکل ۱-۸ نتایج تست با یونهای سنگین و در شکل ۱-۹ نتایج تست با پروتونها نشان داده شده است. پارامترهای مربوط به منحنی Weibull نیز در جدولهای ۱-۵ و۱-۶ ارائه شده است، که با توجه به رابطه ۱-۱ در این جدول­ها، Limit همان است که متناسب با اشباع در منحنی است. L_th نیز مقدار آستانه منحنی است، که در جدول با Onset نشان داده شده است. W نیز همان Width و در نهایت S نیز همان Power در جدول ۱-۵ و ۱-۶ است.
جدول ۱-۵: پارامترهای منحنی Weibull برای یونهای سنگین]۱۶[.
شکل ۱-۸: نتایج تست SEU با یونهای سنگین]۱۶[.
جدول ۱-۶: پارامترهای منحنی weibull برای تست با پروتونها]۱۶[.
شکل ۱-۹: نتایج تست SEU با پروتونها]۱۸[.
پس از یافتن منحنی­های فوق با بهره گرفتن از مدل CREME 96 که توسط Naval Research Laboratories ارائه شده است و شامل اطلاعات مربوط به طیف چگالی ذرات به ازای مدارهای متفاوت است نرخ SEU به ازای مدارهای مختلف برای قطعه مورد نظر به دست می ­آید. در جدول ۱-۷ این نتایج ارائه شده است.
جدول ۱-۷: نرخ SEU به ازای مدارهای مختلف]۱۶[.
۱-۴-۳ اثر کوچک شدن طول کانال در خطای SEU
در سالهای اخیر با پیشرفت تکنولوژی قطعات نیمه­هادی و افزایش چگالی حافظه­ها، یک ذره پر انرژی از تشعشعات فضایی می ­تواند چند بیت حافظه را به صورت هم زمان دچار واژگونی گرداند ]۱۷،۱۸[. این بیتهای واژگون شده به هم نزدیک ودر اکثر موارد مجاور هستند ]۱۹[ . در نتیجه تشخیص وتصحیح خطا در بیتهای مجاور اهمیت می­یابد.